DERWENT-ACC-NO: 2000-122417

DERWENT-WEEK: 200132

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Wiring structure of semiconductor memory - has

signal wiring of large

width adjoining selection lines and distributed in

periphery of memory array

INVENTOR: KAWASAKI, S

PATENT-ASSIGNEE: MITSUBISHI ELECTRIC CORP[MITQ],

MITSUBISHI DENKI KK[MITO]

PRIORITY-DATA: 1998JP-0162478 (June 10, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

US 6240006 B1 May 29, 2001 N/A

000 G11C 007/00

JP 11354745 A December 24, 1999 N/A

019 H01L 027/108

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

US 6240006B1 N/A 1999US-0250170

February 16, 1999

JP 11354745A N/A 1998JP-0162478

June 10, 1998

INT-CL (IPC): G11C007/00; G11C011/401; G11C011/41;

H01L021/8242 ;

H01L027/108

ABSTRACTED-PUB-NO: JP 11354745A

BASIC-ABSTRACT: NOVELTY - Selection lines which select

memory cell from an

array, have a width attachment area (15) which extends in

the direction of

other selection lines. Width of signal wiring (27)

adjoining the selection

lines and distributed in the exterior of memory array, is

made large.

USE - In semiconductor memory.

ADVANTAGE - The width of wiring is thick but the area of array is not increased and hence speed of signal transmission is increased. DESCRIPTION OF DRAWING(S)

- The figure shows the distribution of main word line in memory array. (15)
Width attachment area; (27) Signal wiring.

ABSTRACTED-PUB-NO: US 6240006B
EQUIVALENT-ABSTRACTS: NOVELTY - Selection lines which select memory cell from an array, have a width attachment area (15) which extends in the direction of other selection lines. Width of signal wiring (27) adjoining the selection lines and distributed in the exterior of memory array, is made large.

USE - In semiconductor memory.

ADVANTAGE - The width of wiring is thick but the area of array is not increased and hence speed of signal transmission is increased. DESCRIPTION OF DRAWING(S) - The figure shows the distribution of main word line in memory array. (15)

Width attachment area; (27) Signal wiring.

CHOSEN-DRAWING: Dwg.3/22

TITLE-TERMS:

WIRE STRUCTURE SEMICONDUCTOR MEMORY SIGNAL WIRE WIDTH ADJOIN SELECT LINE DISTRIBUTE PERIPHERAL MEMORY ARRAY

DERWENT-CLASS: U14

EPI-CODES: U14-A08A; U14-C01;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-093406

## (19)日本国特許庁(JP) (12) 公開特許公報(A) (11)特許出願公開番号

# 特開平11-354745

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl. <sup>6</sup>	
H01L	27/108
	21/8242

FΙ

H 0 1 L 27/10 G 1 1 C 11/34

681A

345 371K

G 1 1 C 11/41 11/401

審査請求 未請求 請求項の数11 OL (全 19 頁)

(21)出願番号

特願平10−162478

識別記号

(71)出顧人 000006013

三菱電機株式会社

(22)出顧日 平成10年(1998) 6月10日

東京都千代田区丸の内二丁目2番3号

(72)発明者 川崎 賢

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

#### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【課題】 アレイ占有面積を増加させることなく信号 電圧配線の線幅を太くして抵抗を小さくする。

【解決手段】 メモリアレイ(MA)においてメインワ ード線(10a, 10b)を幅寄せして幅寄せ領域(1 5)による空き領域を形成し、この領域において所望の 信号 電圧を伝達する導電配線(27)の幅を広くす る.



#### 【特許請求の範囲】

【請求項1】 行列状に配列される複数のメモリセルを有するメモリアレイ、および前記メモリアレイ上にわたって行方向に治って延在して配置され。各当が前記メモリアレイのメモリセル行を選択するための信号を伝達する複数の行選択線を備え、前記複数の行選択線は、各生が前記行方向に延在する第1の部分と前記列の方向にずらされて配置されかつ前記第1の部分に接続する第2の部分とを含む幅寄せ構造を有する複数の行選択線を含み

前記複数の行選択線と同一層の配線で形成され、かつ前記行方向に延在して配置され、かつ前記福寄せ構造の行選択線に隣接してメモリセル行選択に関連する信号または電圧を伝達する信号配線をさらに備え、前記信号配線は、前記福寄せ構造の行選択線の第2の部分に隣接する領域において前記列方向についての福が広くされる。半導体記憶装置。

【請求項2】 前記信号配線は 前記 メモリアレイの外部に行方向に沿って延在して配置され かつ前記幅が広くされる部分が前記メモリアレイ上に配置される、請求 20項1記載の半導体記憶装置。

【請求項う】 各前記メモリセルは、情報を記憶するストレージノードと、前記ストレージノードと対向し、所定の電圧を受けるセルプレートノードとを有するキャバシタを含み さらに

前記信号配線に関して前記行選択線と対向しかつ前記行 方向に延在して配置され、前記所定電圧を伝達するセル プレート線をさらに備える、請求項1または2記載の半 導体記憶装置。

【請求項4】 前記信号配線は、前記幅が広くされた部 50分において前記メモリアレイに向かう方向に後退する後退領域を有し、

前記セルプレート線は、前記後退領域に形成される(突出 部分を含む、請求項 3 記載の半導体記憶装置。

【請求項う】 前記突出領域が前記メモリアレイに近接する部分において 前記セルフレートノードとの電気的接続のためのコンタクト孔が形成される、請求項4記載の半導体記憶装置

【請求項6】 前記突出部分は、段階的に幅が広くされる。請求項4記載の半導体記憶装置。

【請求項7】 各前記列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、および前記信号配線上に伝達される信号に応答して活性化され、前記複数のビット線を所定のプリチャージ電圧レベルに設定するビット線電圧設定回路をさらに備える、請求項1から6のいずれかに記載の半導体記憶装置

【請求項8】 各前記行に対応して配置され、各々に対応の行のメモリセルが接続する複数のフード線をさらに 備え 前記複数のワード線の各々は、対応の行選択線と 前記でレイ外部で電気的に接続される。請求項上記載の

#### 半導体記憶装置。

【請求項9】 各前記行各々に対応して配置され 各々に対応の行のメモリセルが接続する複数のサブワード線

前記メモリアレイ外部に前記複数のサブロード線各々に対応して配置され。対応のサブロード線がアドレス指定された行に対応して配置されるとき。少なくとも対応の行選択線上の信号に応答して対応のサブロード線を選択状態へ駆動する複数のサブロード線ドライバをさらに備10 える、請求項1記載の半導体記憶装置。

【請求項10】 行列状に配列される複数のメモリセルを有するメモリアレイ、および前記列の方向に延在して前記メモリアレイ上にわたって配置され、各々が列選択信号を伝達する複数の列選択線を備え、前記複数の列選択線は 前記メモリアレイ上においてその位置が行方向にずらされた福寄せ部分を有する福寄せ構造の列選択線に隣接して列方向に延在して配置されかつ前記福寄せ部分において行方向の福が広くされ かつ所定の電圧を伝達する

が、活性化時対応の列上のデータの検知および増幅を行 なう複数のセンスアンプをさらに備え、

前記電圧伝達線は、各前記センスアンプへの動作電源電圧を伝達する、請求項10記載の半導体記憶装置

#### 【発明、与詳細な説明】

#### 【0001】

【発明の属する技術分野】この発明は、半導体記憶装置に関し、特に メモリマット面積を増加させることなくメモリマット上に配置される配線の抵抗を低下させるための配線構造に関する。より特定的には、この発明は、メモリセル選択信号を伝達する配線と同一層に形成される配線の低抵抗化のための配線構造に関する。

### [0002]

【従来の技術】図17は、従来の半導体記憶装置の全体の構成を概略的に示す図である。「図17において、行列状に配列される複数のメモリセルMCを有するメモリマット1か、行方回に沿って複数のメモリブロックMBコリト1か、行方回に沿って複数のメモリブロックMBコリトが割される。メモリブロックMBコート線に対応して、メモリセルMCの各行に対応して配置され、各々に対応のイモリセルが接続される複数のサブワード線SWLと、メモリセルの各列に対応して配置され、各々に対応のイモリセルが接続するビット線対BLPが設けられる。「図17においては、メモリブロックMBコロトMBコロトはおけて、1つのサブロード線SWLと1つのビット線対BLPの交差部に対応して配置されるメモリセルMCを代表的に示す。

前記アレイ外部で電気的に接続される、請求項1記載の「50」【0003】メモリブロックMB#0トMB#nに共通

に 行方向に延在するメインワード線MWLが配置され る。このメインワード線MWLは、メモリブロックMB #OトMB#n各々のサブワード線の1または複数の所 定数のサブワード線に対応して配置される。サブワード 線SWしそれぞれに対応して、サブロード線ドライバS WDが配置される。サブロード線ドライバSWDの各件 は、対応のメインワート線MWL上の信号電位に少なく とも従って、対応のサプロート線SWLを選択状態へ駆 動する。マインワード線MWLが、マモリブロックME # O > MB# nのそれぞれの各行に対応して配置される。10。 場合には、サブワード線ドライバSWDは、この対応の メインワード線MWL上の信号電位に従って対応のサブ ワード線SWLを選択状態へ駆動する。メインワード線 MWLが、このメモリマット1における複数行のメモリ セルに対応して設けられる場合。サブワード線ドライバ SWDは、対応のメインワート線MWL上の信号電位。 と、さらにロウアドレスプリデコード信号とに従って対 応のサブロード線SWLを選択状態へ駆動する(この構 成については後に説明する。

【0004】半導体記憶装置は、さらに、図示しないア 20 トレス信号に従ってアドレス指定された行に対応して配 置されるメインワード線MWLを選択状態へ駆動する行 選択駆動回路コと、スタンバイ状態時、ビット線対BL 日を所定電圧に設定するビット線イコライズ回路3と ピット線対BしPそれぞれに対応して設けられるセンス アンプを含み、活性化時対応のビット線対BIPの電位 を差動増幅するセンスアンプ回路4と、国示しない列ア ドレス信号に従って、アドレス指定された列に対応して 配置されるビット線対を選択する列選択回路5を含む スタンバイ状態においては、メインワード線MWLは非一の。 選択状態にあり。また《モリブロックMB#0~MB# n されぞれにおいてサブロート線 SWLも、非選択状態 にある。ビット線対BLPは、ビット線イコライズ回路 3により、所定電圧(電源電圧Vでよど接地電圧Vss の中間の電圧) レベルに設定される (プリチャージされ かつイコライズされる。

【0005】メモリセル選択サイクル(アクティブサイクル)が始まると、まず行選択駆動回路2が、アドレス指定された行に対応するメインワート線MWLを選択状態へ駆動する。サプワート線ドライバSWDが、対応の 40サプワート線SWLが、このアドレス指定された行に対応するとき、少なくともメインワート線MWL上の信号電位に従って対応のサブロード線SWLを選択状態へ駆動する。メモリブロックME # 0 > M B # それぞれにおいてアドレス指定された行に対応して配置されるサブロード線SWLが選択状態へ駆動される。これにより、メモリセルMCの記憶データがビット線対BLP上に伝達される。

【00006】次に、センフアンフ回路4が活性化され、 53. 図19(A)においては、2列に同じっト線対BLP上に読出されたメモリセルMCのデー <math>50. リセルMCに関連する部分の構成を示す

タが検知され、増福されかつラッチされる。この後、列選択回路5により選択された例に対応するビット線対比 LPに対し、データの書込または読出が行なわれる。

【0007】ドモリセル行に対応して配置されるワード線は、複数のイモリブロックMBコロへMBコロに共通に配設されるインワード線MWLと イモリブロックMBコロへMBコロに共通に配設されるインワード線SWLの階層構造を有する。イインワード線MWLにはメモリセルMCは接続されないため、高速で「行選択駆動回路2からの行選択駆動信号をこのメインワード線MWLの終端にまで伝達させることができる。サブワード線SWLに接続されるメモリセルMCの数は少なく、またその寄生容量も小さくなるしたがって、このワード線をインワード線およびサブワード線の階層構造とすることにより。半導体記憶装置の記憶容量が増大し、1行のメモリセルの数が増加する場合においても、高速でメモリセル行を選択状態へ駆動することができる。

【ロロロS】【図18は、図17に示すサブワード線ドラ イバSWDの構成の一例を示す」図である。図18におい ては、メモリブロックMBコi(i=0~n)に対して 設けられるサブワード線ドライバを示す。メモリブロックMBコiの4行のメモリセルに対応して配置されるサ ブワート線SWLa~SWLaに対応して1つのメイン ワード線MWLが配置される。サブワード線SWLa~ SWL 4それぞれに対応してサブワード線ドライバSW La~SWD 4が配置される。

【0009】サブワード線ドライバSWDa~SWDdは、それぞれメインワード線MWL上の信号電位が選択状態のロレベルを示すときに能動化され、それぞれのワフリデコード信号になった。dに従って対応のサフワード線SWLa~SWL dを選択状態へ駆動する。ロウブリデコート信号になった。dは、1つが選択状態へ駆動され、サブワード線SWLa~SWL dの1つを指定する。

【0010】この[418に示す配置の場合、4行のメモリセルに対応して1つのメインワード線MWLを配置することができ、メインワード線MWLのビッチ条件を緩和することができ、ボ福を持ってメインワート線MWLを配置することができる。

【ロリ11】なお、この図18に示す構成において、サプワード線ドライバSWDa×SWDdとして、マインロード線ドライバSWDa×SWDdとして、マインロード線ドWL上の信号電位に応答して能動化され、モルぞれ、ロウブリデコード信号Ra×Rdを対応のサブロード線SWLa×SWLd/(伝達するデコーダの構成が用いられてもよい。

【0012】図19(A)は、図17に示す半導体記憶 装置の1つのメモリブロックの構成を概略的に示す図で ある。図19(A)においては、2列に配列されるメモ リセルMCに関連する部分の構成を示す。

【0013】図19(A)において メモリブロックM B=iは 行列状に配列される複数のマモリセルM()。 と、メモリセルMCの各行に対応して配置され、各々に 対応の行のメモリセルMCが接続されるサブワード線S WLa SWlb.…と、メモリセル列それぞれに対応 して配置され。各々に対応の例のメモリセルが接続され る複数のビット線対BLP a ~ BLP mを含む。ビット 線対BLPaは、ビット線BLaおよび、BLaを有。 し、ビット線対BLPmは、ビット線BLmおよび B Lmを含む。ビット線対BLPa…BPLmとサブワー 10 下線SWLa」SWLb」…との交差部に対応してくモ リセルMCが配置される。「図19(A)においては。サ プワード線SWLaとビット線BLaおよびBLmのそ れぞれの交差部に対応して配置されるメモリセルMC と、サブワード線SWLもとビット線 Blaおよびお Lmそれぞれとの交差部に対応して配置されるメモリセ

【 0 0 1 4 】 メモリセル M C は、情報を記憶する メモリキャパシ ク M Q と、対応のサプワード線 S W L (S W L a または S W L も ) 上の信号電位に応答して導通し、メー 20 モリキャパシ ク M Q を対応の ピット線 B L (E L a 、 F L m )または 「E L a 、 B L m )に接続するアクセストランジスク M T を含む。

ルMCを示す

【0015】メモリキャパンタMTは、アクセストランジスタMTに接続されるストレージソードSNに記憶データに応じた電荷を蓄積し、その他方電極に一定のセルブレート電圧Vミアを受ける。

【001 6】ビット線イコライズ回路3は、ビット線対 ELP a・BLP mそれぞれに対応して設けられるビット線イコライズ。プリチャージ回路3点~3mの各々は、同じ構成を有し、「図19においては、ビット線対 BLP a に対して設けられビット線イコライズ・プリチャージ回路3点の具体的構成を代表的に示す。ビット線イコライズ・プリチャージ回路3点は、ビット線イコライズが指示信号のBLEQに応答して導通し、ビット線レーコおよび。BLaを電気的に短絡するカチャネルMOSトランジスクQ1と、ビット線イコライズ指示信号が BLEQの活性化に応答し、導通し所定のフリナャーン電圧Vb1をビット線BLaおよび。BLa上に伝達するカチャネルMOSトランジスクQ2およびQ3を含むのチャネルMOSトランジスクQ2およびQ3を含むのチャネルMOSトランジスクQ2およびQ3を含むのチャネルMOSトランジスクQ2およびQ3を含むのチャネルMOSトランジスクQ2およびQ3を含む

【0017】センスアンプ回路4は、ビット線対BLP aーBLFmそれぞれに対応して設けられ、センスアンプ活性化信号のSAの活性化に応答して活性化され、対応のビット線対BLPaーBLPm上の信号電位を差動的に増幅しかつラッチするセンスアンプ(SA)4aー4mを含む。センスアンプ(SA)4aト4mの各では、交差結合されたpチャネルMOSトランジスタわよび交差結合されたnチャネルMOSトランジスタを含

٠.

【0018】列選択回路方は、ビット線対BLPa…BLPmそれぞれに対応して設けられ。列選択信号YSa…YSmに応答して導通し、対応のビット線対BLPa…BLPmを内部データバス1 つに接続する10ゲートラa…5mを含む。次に、この図19(A)に示す半導体記憶装置の動作を図19(B)に示す信号波形図を参照して説明する。

【0019】スタンバイ状態時においては、アレイ活性化信号ACTは、Lレベルにあり、ビット線イコライズ指示信号がBLEQはHレベルにある。この状態においては、ビット線イコライズ。アリチャージ回路3 a~3 mは、活性状態にあり、ビット線対BLPa~BLPmを プリチャージ電圧Vb1レベルにプリチャージしかつイコライズする。サブワード線SWL(SWLa、SWLb、一)は、非選択状態のLレベルにされ、またセンスアンプ活性化信号がSAも非活性状態のLレベルにある。ここで、アレイ活性化信号ACTは、メモリセル行選択指示信号が外部から与こられると内部で活性化される信号であり、標準DRAM(ダイナミック・ラングム・アクセス・メモリ)における内部ロウアドレスストローブ信号に相当する

【①①21】メモリセル行を選択状態へ駆動するアレイ 活性化指示信号(外部ロウアドレスストローブ信号また はアクティブコマンド)が与えられると、アレイ活性化 指示信号ACTが活性状態となり、応じてピット線イコ ライズ指示信号はBLEQがLレベルに立下がり、ビッ 上線イコライズ。プリチャージ回路3a~3mが非活性 状態とされ、ピット線対BLPュ~BLPmのイコライ ズ。プリチャージ動作が完了する。この状態において は、ピット線対BLPa~BLPmは、プリチャージ電 LVblでフローティング状態となる

BLE Qの活性化に応答して標通し所定のアリチャーシ 電圧V b T をピット線BL  $\alpha$  および BL  $\alpha$  土に伝達す 40 配置されたサブワード線SWLの電位が立上がり、この る  $\alpha$  チャネル MOSトランジスクQ  $\alpha$  および Q  $\alpha$  を含 選択サブワート線SWLに接続されるメモリセル M  $\alpha$  の 記憶デークが対応のピット線に伝達される。  $\alpha$   $\alpha$  17.9

(B) においては、代表的に、ビット線BL。 BLを示し、また日レベルの記憶データが読出される場合のビット線の信号波形を示す。ビット線ELおよび BLは対をなして配設されており、ビット線BLおよび BLの一方にメモリセルデータが読出された場合、他方のビット線は、フリチャージ電圧VBLの電圧レベルを維持する

50 【0023】ビット線BLおよび BLの電位差が十分

大きくなると、センスアンフ活性化信号がSAが活性化 され、センスアンフ4as4mが活性化され。それぞれ。 ビット線対BLPia~BLPm上に読出されたメモリセ ルデータの差動増幅を行なっ。これにより、ビット線対 BLP a NB LP mの電位が、電源電圧Vできおよび接 地電圧のレベルに読出データに応じて設定される

【 0 0 2 4 】このセンスアンで動作完了後 【図22 (A・に示す1ロゲートラネトラmを介して列選択信号 YSa~YSmに従って選択列に対するデータの書込ま たは読出が行なわれる

#### 【0025】

【発明が痛執しようとする課題】階層ワード線構成にお いては、メインワード線に対して行選択信号を伝達する ことにより、高速でメモリマット終端部にまで行選択信 号を伝達し、これにより、ワード線を高速で選択状態へ 原動することを図る。しかしながら、このワード線(メ インワード線およびサブワード線両者を含む」を選択状 態へ駆動する場合。ビット線イプライズ指示信号のBI. E臭が非選択状態へ駆動された後でないと、サブワード 線SWLの信号電位を立上げることはできない。ビット。20。 線イコライズ。プリチャージ回路3a~3mの活性化時 に、サブロード線SWLの電位が上昇すると、選択メモ リセルのデークが破壊される。したがって、高速でワー 下線を選択状態へ駆動するためには「できるだけ早く」 ビット線イコライス指示信号並BLEQを非選択状態へ 駆動する心要がある。

【0026】また「メモリサイクルが完了し、アレイ活 性化信号ACTが非活性状態とされた場合においても、 ビット線イコライス指示信号はBLEQを高速で活性状 態へ移行させる必要がある。これは、ビット線イコライー効。 スに長時間を要する場合、いわゆるRASプリチャージ 期間が長くなり、高速でワード線を順次選択状態へ駆動 することができなくなるためである。

【00ピ7】一方。このビット線イコライズ指示信号が BLF Qを伝達する信号線には、ビット線対それぞれに 対して設けられたビット線イコライズ。プリチャージ回 路に含まれるトランジスクのゲートが接続されており、 大さなゲート容量が接続される。 したがって、この大き な寄生容量を高速で駆動するために、ヒット線イコッイ ス指示信号のBLEQを伝達する信号線は、低抵抗のた 40 とえば第1層アルミニウム配線層で形成される。これに より、RC遅延を低減し、高速でビット線イコライズ。 プリチャージ回路を活性。非活性化させる。

【0028】図20は、従来の半導体記憶装置の配線レ イアウトを概略的に示す例である。「図20において、メ モリマット工においては、行方向に沿ってメインワード 線MWLを構成する第1層アルミニウム配線層の配線1 **〇が行方向に延在して配置される。この第1層アルミニ** ウム配線10は、その幅Lおよびスペース(間隔)Sが 等しくされており、これにより「メインワード線MWL」50 Nセンス活性化信号すSNの活性化(Hレベル)に応答

全てにおけるRC遅延を等してしている。また。この導

電配線10は、その配線長を最小として高速で信号を伝 達するために一行方向に直線状に延在される

【0029】センスアンプ配置領域11とメモリマット 1.0間に、セルフレート電圧Vcpを伝達するための第 1 層アルミニウム配線で構成される導電配線 1 2 および ビート線イコライズ指示信号のBLEQを伝達する導電 配線1.3が行方向に沿って延在して配置される。このセ ルプレート電圧Vicipを伝達する導電配線1.2は、適当 10 な領域において、下層のセルプレートノードに電気的に 接続される。ビット線イコライズ指示信号のBLEQを 伝達する導電配線 1.3 は、高速でビット線イコライズ指 示信号すBLEQを伝達するために、できるだけその幅。 を広くする必要がある。

【ロり30】しかしながら、【【200線20A ~20A に沿った断面構造を示す図21に示すように マインワ ート線 MW L を構成する導電配線 L O 」セルプレート電 圧じいりを伝達する導電配線12およびビット線イコラ イズ指示信号がBLEQを伝達する導電配線13は、す 八て同じ層の第1層アルミニウム配線層(1A1)に形 成されており、配線間容量などを考慮して、そのスペー スの最小値が決定され、ビット線イコライズ指示信号さ ELEQを伝達する導電配線13の幅を、センスアンプ 配置領域11のレイアウトに影響を及ぼすことなく広く することができない。したがって、この導電配線13の 配線幅を広くして、その抵抗を小さくした場合。センス アンプ配置領域11のレイアウトが影響を受けるため、 等価的に、この導電配線13およびセンスアンフ配置領 域1.1が占有する面積が大きくなるという問題が生じ る。特に、後に詳細に説明するが、メモリマットを列方

向に沿って複数の行ブロックに分割し、隣接行ブロック 間にセンスアンプを配置する構成の場合、このセンスア ンプ配置領域の面積が等価的に大きくなると、メモリマ 一下の面積が増加し、チュブサイズを増加させてしまう。 という問題が生じる。

【ロロ31】また、センスアンで配置領域に配置された センスアンプは、ビット線対それぞれに設けられてお り、これらのビット線対BLP a〜BLPmを高速で駆 動する心襞がある。

【ロロ32】図22は。センスアンプ回路に含まれるセ ンスアンプ SAの構成の一例を示す国である。[引き21]に おいて、センスアンプSAは、ゲートおよびドレインが 交差結合されるドチャネルMOSトランジスクPQョお よびPQもと、Pセンス活性化信号さSPの活性化(L レベル)に応答して導通し、センス電源線14上の電源 電圧VccをpチャネルMOSトランジスクPQaおよ びPQDのソースに伝達するドチャネルMOSトランジ スタPQcと、ゲートおよびFレインが交差結合される。 πチーネルMOSトランジスタNQaおよびNQbと、

して導通し。センス接地線13上の接地電圧VssをM OSトランジスタNQaおよびNQbのソースに伝達す るnチャネ4 MOSトランジスタNはこを含む。

【ロロ33】MOSトランジスタPいまおよびP夏もの それぞれの下にインは ビット線BLおよび BLに接 続され、MOSトランプスタンは eおよびNQLのドン インがそれぞれ。ビット線BLおよび。ELに接続され

【0034】この国22に示すセンスアンプSAの構成。 において、MOSトランジスクQP。ご話性化時、MO 10 SトランジスタPQaおよびPQbにより、ビット線B Lおよび。BLのっちの高電位のビット線に、センス電 源線14から電流が供給され、高電体がビット線が電源 電圧Voolへれにまて駆動される。一方、MOSトラ ンジスタNOa~NOcにより、ビット線BLおよび。 BLの低電位のビート線が、センス接地線 1 5上の接地 電圧レストレベルまで駆動される。

【①①35】センフ電源線14ねよびセンス接地線15 は、このセンスアンフ配置領域11 / 図20参照》に配 置されるセンスアンプに共通に設けられる。したがっ て、センス電源線14およびセンス接地線15は、数多 くのビット線の充放電を行なっために、安定に電流を供 給する必要がある。このセンスアンプ回路の動作時、数 多くのセンスアンプSAが同時に動作するため、多くの ビット線充放電電流が流れる。このビット線充放電電流 によりセンス電源線11およびセンス接地線13上の電 **圧レベルが変動した場合。高速でセンス動作を行なうこ** とができず、データアクセスタイミングが遅れるという 問題が生じる。したがって、このようなセンス動作時に おいて安定にヒート線元放電のための電流を供給するた。30 めには、センス電源線14およびセンス接地線15の抵 抗はてきるだけ小さくし。かつその電源電圧Vccおよ び接地電圧Vssを安定に保持する必要がある。

【0036】しかしながら、この場合。図20のセンス アンフ配置領域11においてセンス電源線14およびセ ンス接地線15が配置されるが、配線幅を広ぐした場 合、センスアンプ配置領域11の面積が増大するという 問題が生しる。これは、センス電源線11およびセンス 接地線15も「小ご1に示す導電配線と回様第1層アル ミニウム配線層に形成されるためである。センス電源線 40 14およびセンス接地線15を第二層アルミニウム配線 層に形成した場合、図19に示す列選択信号YSa~Y Smを伝達する列選択線が第2層でルミニウム配線層で 構成されており、配線衝突が生しるため、これらのセン ス電源線14およびセンス接地線15を第2層アルミニ ウム配線層に配置することはてきない。

【0037】ビット線イコライズ指示信号の問題は、ワ ード線がメインワード線(サブロート線の階層ロード線) 構成でなく。通常のボリンリコンワード線と上層の低抵

1.0 ワード線杭打ち構造を有する場合においても同様の問題 が生じる

【0038】それゆえ、この発明の目的は、メモリマッ 下面積を増加させることなく配線抵抗を大幅に低減する ことのできる半導体記憶装置を提供することである。

【1) 3.9 】この発明の他の目的は、センスアンで帯領 域に配置される低抵抗導電配線の抵抗をさらに低下させ ることのできる半導体記憶装置を提供することである。

【0040】この発明のさらに他の目的は、メモリマッ ト占有面積を増加させることなく。センス電源を強化す ることのできる半導体記憶装置を提供することである。 100411

【課題を解決するための手段】この発明は、要約すれ ば、メモリアレイ上に配設されるメモリセル選択信号を 伝達する信号配線を幅寄せしてくモリアレイ上に空き領 域を形成し、この空き領域に対象となる配線の配置領域 を確保し、これにより、対象となる配線の幅を広くす

【ロロ42】すなわち、請求項1に係る半導体記憶装置 20 は、行列状に配列される複数のメモリセルを有するメモ リアレイと、このメモリアレイ上にわたって行方向に治。 って延在して配置され、各々がメモリアレイのメモリセ ル行を選択するための信号を伝達する複数の行選択線を 備える これら複数の行選択線は、各々が行方向に延在 する第1の部分とこの第1の部分に対し列の方向にずる。 されて配置されかつ第1の部分に接続する第2の部分と を含む幅寄せ構造を有する複数の行選択線を含む。

【0043】請求項1に係る半導体記憶装置は、さら に、この行選択線と同一層の配線で形成され、かつ行方 何に延在して配置され、かつさらに幅寄せ構造の行選択 線に隣接して配置され、マモリセル行選択動作に関連す る信号。電圧を伝達する信号配線をさらに備える。この 信号配線は、幅寄せ構造の行選択線の第2の部分に隣接 する領域において列方向についての幅が広くされる。

【0044】請求項2に係る半導体記憶装置は、請求項 1の信号配線が幅が広くされた部分がメモリアレイ上に 配置される。

【0045】請求項3に係る半導体記憶装置は、請求項 Ⅰまたはピのメモリセルが、情報を記憶するストレージ ノードと、このストレージノードと対向して配置されか つ所定の電圧を受けるセルブレートノートとを有するキ ャパシタを含む

【0046】請求項3の半導体記憶装置は、さらに、信 号配線に関して行選択線と対向するようにかつ行方向に 延在して配置され、所定電圧を伝達するセルプレート線 を備える。

【0047】請求項4に係る半導体記憶装置は、請求項 3の半導体記憶装置の信号配線が、幅が広くされた部分。 においてアレイに向かう方向に後退する後退領域を有す 抗配線とがアード線シャット領域で電気的に接続される。の。る。セルフレート線は、この後退領域に形成される突出

部分を含む

【00448】請求項目に係る半導体記憶装置は、請求項 4の装置において、突出領域のメモリアレイに近接する 部分においてセリフレートノードとの電気的接続をとる ためのコンタクト孔が形成される

【0(:49】請求項6に係る半導体記憶装置は 請求項 4の突出部分が 段階的に幅が広くされる

【0050】請求項子に係る半導体記憶装置は、請求項 1かららの半導体記憶装置が、さらに、各列に対応して 配置され、各々に対応の列のメモリセルが接続する複数 10 のビット線と、信号配線上に伝達される信号に応答して 活性化され、これら複数のビット線を所定のプリチャー ご電圧レベルに設定するビット線電圧設定回路を備える

【0051】請求項8に係る半導体記憶装置は、請求項1の装置が、さらに、各メモリセル行に対応して配置され、各々に対応の行のメモリセルが接続する複数のワード線を備える。これら複数のワード線は行選択線に対応して配置され、メモリアレイ外部で対応の行選択線と電気的に接続される。

【0052】請求項9に係る半導体記憶装置は、請求項1の半導体記憶装置が、さらに 各メモリセル行に対応して配置され、各々に対応の行のメモリセルが接続する複数のサブワート線と、メモリアレイ外部に複数のサブワート線をつけ応して配置され、対応のサブワート線がアトレス指定された行に対応して配置されるとき、少なくとも対応の行選択線上の信号に応答して対応のサブロード線を選択状態へ駆動する複数のサブワード線ドライバを備える

【00000】請求項10に係る半導体記憶装置は、行列 30 状に配列される複数のメモリセルを有するメモリアレイ と 列の方向に延在して前記メモリアレイ上にわたって 配置され、各々が列選択信号を伝達する複数の列選択線 を備える 複数の列選択線は、メモリアレイ上において その位置が行方向にずらされた幅寄せ部分を有する幅寄 せ構造の列選択線を含む

【10 ロラ4】請求項10の半導体記憶装置は、さらに、この幅寄せ構造の列選択線に隣接して列方向に延在して配置されかつ福寄せ部分において行方向の幅が広くされた。所定の電圧を伝達する電圧伝達線を備える。

【り・5 5 】請求項11に係る半導体記憶装置は、請求項10の装置がさらに、各メモリセルの列に対応して配置され、各々が、活性化時対応の列上のデータの検知および増幅を行なう複数のセンスアンでを備える。電圧伝達線は、センスアンでへの動作電源電圧を伝達する

【り ) う 6 】 メモリセルアレイ上においてセル選択信号 伝達線を福寄せすることにより。メモリアレイ領域上に 空き領域が形成され、信号。電圧配線をこの空き領域に まで拡張することにより。メモリアレイ面積を増加させ ることな、信号。電圧配線の幅を広くすることができ 1.2

配線抵抗を低減することができ、安定かつ高速に、所望 の信号 電圧を伝達することができる

[0057]

【発明の実施の形態】 [実施の形態1] 図1は、この発明の実施の形態1において用いられる半導体記憶装置のメモリマットの構成を概略的に示す図である。図1において、メモリマット1は、行方向および列方向に沿って複数のメモリアレイMAに分割される。行方向に沿って整列して配置されるメモリアレイMAは、列方向に整列して配置されるメモリアレイMAは、列ブロックCBコ」(リーロ)を構成する。メモリアレイMAそれぞれにおいてサブロード線SWLは、メモリセルの各行に対応して配置される。これらのサブロード線SWLには、対応のメモリアレイMA内の対応の行に配置されたメモリセルが接続される。

【0058】行プロックEBコ主に含まれるメモリアレイMAに共通にメインワード線MWしが配置される。このメインワート線MWしは、対応の行プロックEBコ主20 内のメモリアレイMAそれぞれの所定数の行(サブロード線)に対応して配置される

【①ロラ9】列方向に治って隣接するメモリアレイMAの間に、センスアンで群SAGが配置される。センスアンで群SAGが配置型シェアードセンスアンで構成を備え、選択メモリアレイ(選択メモリセルを含むメモリアレイ)の両側に設けられたセンスアンで群SAGによりセンス動作が行なわれる。センスアンで群SAGは、列方向に隣接するメモリアレイMAにより共有される。

5 【のうらら】 行方向に整列するセンスアンア群SAGが、センスアンで帯SB#k(k=0~m=1)を構成する。このセンスアンで帯SB#の領域においてセンスアンア群SAG。ならびに後に説明するビット線イコライズ回路。およびビット線分離ゲートが設けられる。

【0061】行方向に隣接するメモリアレイMAの間に、サブロード線ドライバが配置される(図1においては明確に示さず)。例ブロックにB#OトDB#nそれそれに対応し、サブロート線ドライバ配置領域SDB#のトSDE#nにおいてはサブワード線ドライバが配置される。サブロード線ドライバ配置領域SDB#OトSDE#nにおいてはサブワード線ドライバが配置されており、したがって、メモリセルは配置されていない

【00062】図2は、センスアンで帯の構成を概略的に示す図である。図2においては、列方向において隣接するメモリアレイMAaおよびMAbの1列のメモリセルに対応する部分の構成を示す。図2において、メモリアレイMAaに含まれるビット線BLおよび。BLは、ビット線分離ゲート6iaを介してフーFNDおよび2NDにそれぞれ接続される。メモリアレイMAbのビット50線BLおよび。BLは、ビット線分離ゲート6ibを介

してプードNDおよびZNDにそれぞれ接続される。ビ ット線分離ゲートも1aおよびも1bは、それぞれビッ **下線分離指示信号ELTaおよびBLTbに応答して導** 通する。ビット線分離指示信号PLTaもよびBLTb は、通常、HLベルにあり、メモリアレイMA iが選択 メモリセルを含むとき。ビット線分離指示信号11.1.1.b. がLLベルとなる。逆に、メモリアレイMAbが選択メ モリセルを含む場合、ビット線分離指示信号BLIaが 上レベルとなる。

【 0 0 6 3 】 /ードNDおよびZNDの間に、信号線7 10 を介して与えられるビット線イコライズ指示信号もBT EQに応答して活性化され、メモリアレイMA(および MAものビット線目しおよび。BLをビット線分離ゲー ト6~aおよび6~bを介して中間電圧Vb 11 ベルに プリチャージしかつイコライスするビット線イコライズ ブリチャージ回路(E. Pi Siが設けられる。この ビット線電位設定回路としてのビット線イコライズ。ブ リチャージ回路31が、中間電圧伝達線9を介して与え られる中間電圧Vも!をメモリアレイMAaおよびMA もの対応のビット線BLおよび。BLに伝達する。

【0064】信号線7とビット線イコライズ。プリチャ ージ回路う主の間に、メモリセルMCに含まれるキャパ シク(図22参照)ペセルブレート電圧Vacを与える セルプレート線8が設けられる。ビット線イコライズ指 示信号はBLEQを伝達する信号線7とセルプレート電 圧V。pを伝達するセルブレート8は、同一配線層に形 成され、たとえば第1層アルミニウム配線層で形成され

【0065】ノードNDおよびZNDには、センスアン プ活性化信号するAに応答して活性化され、ノードNローの およびZNDの電位を差動増幅するセンスアンプ(S A) 41が設けられる。このセンスアンプ 11の構成は 図22に示す構成と同様である。

【0066】フードNDおよびZNDに対しさらに、例 選択信号YSに応答して導通し、プードNDおよびZN DをローカルデータバスLIOに接続するIOゲートラ 主が設けられる。ローカルデータバスL L Oは、メモリ アレイMAaおよびMAbに共通に設けられる。このロ ーカルデータバスレーロは、通常、メモリアレイMAa 沿って延在して配置される

【ロロッ7】また《モリアレイMAaにおいてはメイン ワード線MWLに対応してサブワード線SWLが配置さ れ、このサブロー下線SWLとビット線BLの交差部に 対応してメモリセルMCが配置される。メインワード線 MWには、信号線でおよびセルブレート線8と同じ配線 層に形成される

【0068】[す3は、メインヤード線のレイアウトを概。 略的に示す図である。図3において、メインワード線M。 WLとなる導電配線は、メモリアレイMAそれぞれにお。50。てずらされるだけであり。全体としての長さの増加は

1 4

いて、その行方向についての中央領域において福寄せさ れる。すなわち、メインロード線MWLとなる導電配線 は、行方向に直線状に延在する導電配線10aと、メモ リアレイMAの周辺部近傍に配設され。そのアレイ上に おいて位置が、列方向にずらされる幅寄せ構造を有する 導電配線10) かを含む。幅寄せ構造とは行方向に延びる 第1の部分をこの第1の部分より列方向にずらせて配置 される第2の部分を含む構造を称す。これらの導電配線 105は、導電配線10ュのスペースおよび幅よりもそ |のスペースおよび幅が小さくされる。たとえば、導電配 線10aは、幅およびスペースが0.96 mmであり、 - 方、導電配線105は、幅およびスペースが、0.9 1 mmに設定される。導電配線 1 O b を設けることによ リーその幅およびスペースの低減長さを引とするととも に導電配線10トの本数を立とすると、メモリアレイM Aの最外側の導電配線10bは 直線状に延在して配置 される場合に比べて、コーコ・コだけ列方向にずらされ ルーしたがって、マモリアレイMAそれぞれにおいて。 その幅寄せによる空き領域15が形成される。この空き 領域15は、単にメモリアレイMAの上において形成さ れるだけであり、この空き領域15を、配線拡張領域と して利用する。

【りいらり】この導電配線10ヵおよび10bは、行方 向に整列するメモリアレイMAの間のサブロート線ドラ イバが配置されるサブロード線ドライバ帯SDEコにお いてサブワード線と接続される。したがって、このサブ コード線ドライバ帯SDBコにおいては、これらの導電 配線10aおよび10bは、幅寄せされず、直線状に延 在し、それらの導電配線10ヵおよび100の幅および スペースは同じ(たとえばり、ソ6ヵm)に設定され スー<del>それにより、サブロード線ドライバの配置に何ら悪</del> 影響を及ぼすことくなく、メモリアレイMA上において 導電配線 1 O b の幅寄せにより空き領域 1 5 を形成する ことができる

【0070】列方向において隣接するメモリアレイMA の間の領域すなわちセンスアンプ帯SB#aおよびSB **ニ**りにおいては、それぞれ、図2に示す回路構成が配置 される。このセンスアンプ帯SB#aおよびSB#bに おい、は、メインソート縁立びしとなる運電配線10ェ およびMAbが配置される領域内においてのみ行方向に 40 および10bと同一層に ビット線イコライズ指示信号 ゆおしビロを伝達する信号線で、セルブレート電圧では pを伝達するセルブレート線Sが配置される。これらの。 うちの対象となる配線を、その空き領域1万上にわたっ てその線幅を拡張する。これにより、センスアンで帯S Bヸ゙゙゙ぉおよびSBヰゎの例が向についての長さを増加さ せることなり、必要な特性を備える配線を配置すること ができる。

> 【ロコテキ】また、マインワード線となる導電配線10 もは、その一部(第2の部分)の位置が、列方向に沿っ

わずかであるため。RC(抵抗および容量)はほとんど 増加せず、行選択信号の伝搬遅延は生りず 図20に示 す配線と同様高速でサブロード線を選択状態へ駆動する ことができる。図4は、メインロート線とサブロート線 との対応関係を概略的に示す国である。[図4において] こ ボクメインワード線MWL a わよびMW しりが 一列 ケ 向に沿ってその位置がずらされる幅寄せ構造を有する マインワード線MWLaに対応してサブワード線SWL ューSWL dが配置される。このメインワード線MWL aは、サブワード線ドライバSWDa~SWDdを介し 10 てサブロー下線SWLaトSWLはに結合される。サブ ロード線ドライバSWDa~SWDdは、それぞれ、行 プリデコード信号Raトにdとメインワード線NWLa 上の信号電位に従って対応のサブワード線を選択状態へ 駆動する。サブロード線ドライバSWD a 〜 SWD d.ウ ヒュチが、サブロー下線SWLa~SWLdのヒッチに 対応する。メインワード線MWLbも、同様、4本のサ プロード線に対応して設けられる。したがって、これら ごマインロー下線MWLaおよびMWLbが サブロー 下線ドライバと接続される領域SDB#ににおいては、 サブワード線ドライバSWD (SWDa~SWDd)の ヒッチにそれれらのメインワード線MWしaトMWLb のピッチを対応させる必要がある。したがって、このサ プロード線ドライバ配置領域(サブワード線ドライバー 帯)SADE#においては、メインワード線MWLas MWL bは、図3に示す導電配線10aと同様、行方向 に直線的に延在しかつそのピッチもすべてのメインワー 上線について同じに設定される。

【0072】一方、メモリアレイ上においては、メイン ロード線MWLaおよびMWLbは、メモリセルが接続 30 されないため、サブワード線SWLa~SWLbのビュ チと異ならせても何ら問題は生じない。 サブワード線ド WLa~SWLdは、メモリセルがそれぞれ接続される ため、サブワード線SWLa~SWLdは、メモリセル 行に対応して行方向に直線的に延在して配置される。し たがって、たとえメインワード線NWLaが。図4に示 すように、平面レイアウトにおいてサブワード線SWL aおよびSWLもと交差し、平面レイアウトにおいてサ プロード線SWLもおよびSWLとの間に配設されるよ 対しては何ら影響は生じない。これにより、メモリセル 選択動作およびメモリセル配置に悪影響を及ぼすことな 1、メインワート線の幅寄せ構造として、このメインワ ード線の幅寄せによる空き領域15を形成することがて きる

【1) (173】この空き領域15を利用して。図5に示す ように、センスアンフ帯SB#を行方向に走る導電配線 こり立むよび20bをマモリアレイMAのマモリセル形 成領域上にまで拡張する。これにより、導電配線20年 および20万は、その幅が領域15において大きくな。

1.6

り 応じて抵抗が小さくなり 高速かつ安定に信号を伝 達 電圧を伝達することができる。このセンスアンフ帯 SBコにおいてその一部がマモリセル形成領域上にまで 拡張される配線は、マインワード線となる導電配線10 aおよび10bと同り配線層の配線であればよい レイ アウトにおいてメモリアレイに最も近接して配置される とともに、メインワード線と同じ配線層に形成される導 電配線を、この空き領域1万においてメモリアレイ上に まで延在させて福を広くする。

【0074】以上のように、これ発明の実施の形態1に 従えば、メモリアレイ上においてメインワード線を幅寄 せして、マモリセルアレイ上に空き領域を形成している。 ため。何らセンスアンフ帯の列方向の面積を増加させる。 ことなく、必要な配線の幅を大きくして、配線抵抗を低 滅することができ 高速がつ安定に動作する半導体記憶 装置を実現することができる。

【0075】『実施の形態コー図6は、この発明の実施 の形態でに従う半導体記憶装置の要部の構成を概略的に 示す図である。図らにおいては、1つのパモリアレイM Aに対する部分の構成を概略的に示す。図6において、 センスアンプ帯SBコにおいて行方向に沿って、ビット 線イコライズ指示信号よBLEQを伝達する導電配線2 7が配設される。この導電配線2.7は、図2に示す信号 線7に対応する。

【0076】導電配線ミ7は、メインワード線MWしを 構成する導電配線10トの幅寄せにより生じた空き領域 15においてその例方向についての幅が拡張される。こ のビット線イコライズ指示信号がBLEQを伝達する導 電配線コテは、メモリアレイMA上に形成される部分を 含む。ビット線イコライス。プリチャーン回路は、ビッ 下線対イれぞれに対応して設けられており。それぞれる。 個のMOSトランジスクを含む。したがって、この導電 配線27には、他の信号配線(たとえばビット線分離指 示信号用配線)に比べてゲート容量が多く接続され、寄 生容量が大きくなる。しかしながら、この空き領域15 において導電配線とアの列方向についての幅を広くする ことにより、ビット線イコライズ指示信号がBLEQを 伝達する信号線7を構成する導電配線27の抵抗を小さ くすることができ、応じて信号のRに遅延を低減し、高 っなレイアウトが実現されても、メモリセル選択動作に「40」速でピット線イコライズ指示信号すBLEQを伝達する ことができる

【0077】このビット線イコライズ指示信号のBLE Qを伝達する導電配線 3.7 に「隣接して」 セルブレート電 |圧Vでpを伝達するセルプレート線8となる導電配線2| 8が配置される。このセルブレート線8となる導電配線 28は、導電配線27に形成された後退領域30回およ び305に歯含するように形成される突出部分28回お よび286を含む。突出部分28ヵおよび286のメモ リセルアレイMAに最も近い位置においてコンタク孔3 2が形成される。このコンタクト孔3.2は、後に説明す

1.8

るメモリセルキャハンタのセルフレートノードとの電気 的接続をとるために設けられる。 メモリセルキャハシタ のセルブレートノードへは、常時、電圧Vcpが与えら れる。このセルプレート電圧Vで乗ば、定常的にメモリ セルキャバシタのセルフレートノードベ与えられており り。このセルフレートノードを一定の電圧に保持するだ けてよく。セルプレート線8、導電配線28)には、大 きな電流は流れらい。したがって、このセルプレート電 圧Vですを伝達する導電配線28は、その線幅が比較的 細くされる。 マモリセルアレイMAに含まれるマモリセ 10 ルキャパシタのセルプレートノードとの電気的コンタク 下をとるためのコンタクト孔32を突出部分28aむよ び285において形成する。これにより、メモリセルの ストレージソードとセルブレートコンククト32の距離 をプロセスにとって都合のよい長さに決定することがで きる。以下に、このストレージノードSNとセルフレー トコンタクト孔32との距離について説明する

【0078】[図7は、メモリセルの構造の一例を概略的 に示す図である。[列7において、メモリセルは 半導体 不純物領域41 a わよび41 b と、これらの不純物領域 4.1 aおよび4.1 bの間のチャネル領域上に図示しない ゲート絶縁膜を介して形成されるゲート電極層1日を含 む。不純物領域41aは、たとえばボリサイドで構成さ れるビット線となる導電配線43に接続される。不純物 領域4116は、導電層44aに接続される。この導電層 - 4 4 a は、その上部が導電配線 4 3 により上にまで延在 し、頂部はキャバシタ面積を大きくするために平坦領域 4.4 bが形成される。この導電層4.4 a および 4.4 b が ード電極層の平坦部 1.1 bと対向するように、セルフト ート電極層45が形成される。

【0079】ゲート電極層42は、第1層ポリシリコン 層で構成され、サブワード線SWLに接続される。スト レージノート電極層44aおよび44bは、第5層ボリ シリコン層で構成され、平坦部446は、ビット線とな る導電配線4-3よりも上層に形成される。セルブレート 電板層45は、たとえば第4層ポリシリコン配線層で形 成され、メモリアレイ上にわたって延在して形成され

【0080】このセルブレート電極層すら上に一層間絶 縁膜46を介して第1層アルミニウム配線層で形成され るマインワード線となる導電配線10が形成される。 【0081】この国7に示すよっに、メモリセルキャバ シタは、半導体基板領域40表面上に延在して形成さ れ、いわゆるスタックトキャバシタ型構造を備える。こ のマモリセルは、3次元的な構造を有している。セルブ レート電極層45が、図6に示す導電配線28とコンタ クト孔32により電気的に接続される。このセンスアン

よるビット線分離ゲートが形成されているだけである。 したがって、このストレーンプード電極層により 段差 が生じる。

【ロロ82】図8は、メモリアレイMAとセンスアンプ 帯SBコとの境界領域近傍の構成を概略的に示す図であ る。図8においては、ストレージノード電極層の上層の 平坦部44 りおよびこの平坦部44 りと対向して配置さ れるセルプレート電極層するを示す。セルプレート電極 層45と図6に示すセルブレート線8(導電配線28) との電気的コンタクトをとる場合、セルプレート電極層 45上に層間絶縁膜46が形成される。この層間絶縁膜 4 6を形成した後に 第1層アルミニウム配線層とセル プレート電板層斗うとのコンタクトをとるためのコンタ クト孔が形成される。このとき、また同時に、第1層ア ルミニウム配線層から半導体基板領域40表面に形成さ れた活性領域・不純物領域・に対する電気的コンタクト をとるためのコンククト孔が形成される。

【りりらう】ストレージノート電極層4.4.bが形成され るため。この層間絶縁膜46には、メモリアレイMAと 基板領域40表面に互いに間をおいて形成される高濃度 20 センスアンで帯SB=の境界領域において段差が生じる (センスアンプ帯SBコのこの領域においては、ビット 線分離トランンスタが配置されているだけである) 層 間絶縁膜46の膜厚については、セルブレート電極層4 5上に堆積される厚さが、活性領域4.9上に形成される。 層間絶縁膜の厚さとほぼ同程度である。したがって、こ のメモリアレイVIAの境界から距離せんにある領域にお いてコンククト乳のHAを形成した場合。センスアンプ 帯SB#における層間絶縁膜45の平坦領域において形 成されたコンタクト孔のHOとほぼ同じ深さとなる。し ストレーンノード電極層を構成する。このストレーシア 30 かしながら、このメモリアレイMAから距離dbの位置 においてコンタクト孔を形成する場合。そのコンタクト 孔CHEは、その部分において層間絶縁膜46の膜厚が 薄いため、セルブレート電極層45を貫通する。下層に ビット線が配置されている場合、このビット線と上層に 形成される第1層アルミニウム配線層(導電配線)との ショートが生しる。

【10084】そこで、図6に示すように。セルフレート 電極層45に対するコンククト孔32は、メモリアレイ MAにてきるたけ近い位置に形成する。このとき、セル 40 フレート電極層するはある範囲にわたって延在するた。 め、[][8に示す距離 d.a.にはある程度の許容値の範囲が 存在する。活性領域49に対するコンタフト孔CHCの 深さと同程度となる位置にコンタクト乳にHAが形成さ れればよい。したがって、この図6に示すコンタクト孔 32の形成領域を、加上がしやすい。他のコンタクト孔。 と同工程で作成することができるなどのプロセスにとっ て都合のよい位置に配置することができ、また、セルブ レートコンググトラ2の配置位置の自由度が向上しレイ アウトが容易となる。また、ストレージノード電極44 フ帯の境界領域においては、第1層ボリシリコン配線に 50 bからセルブレートコンタクト32までの距離daを、

この空き領域に隣接する領域において適当な値に設定す ることができる。したがって、その突出領域15に隣接 する領域(幅寄せ領域と称す。においてビット線イコラ イズ指示信号はBLEQが伝達する導電配線27に後退 頑城らりaおよび30bを設け、この領域30aおよび 30年に歯合するようにセルブレート電圧Vでpを伝達 する禅電配線28に突出部分28ュおよび286を設け る。これにより、このセンスアンフ帯SB#における活 性領域4.9/ペ)コンタクト孔CHCとセルブレートコン タクト孔32 (CHA) を同時に形成することが可能と 10 -なり 製造工程数を増加させることがない。セルプレー トコンタクトを、図Sのコンククト孔CHEにする必要 がある場合。このセルフレートコンタクトをとるための。 コンタクト孔とセンスアンで帯SF#における他の部分 におけるコンタクト孔に目亡を別工程で形成する必要が

【0085】ここで「図6において、このビット線イコ ライズ信号のBLEQを伝達する導電配線27の後退領 域300により線幅は、少し狭くされる。しかしながら、 この後退領域30ヵおよび300における幅は、元のた。20 とえばサブワード線ドライバ領域における線幅と同程度 1実上であり、その後退領域30ヵおよび306を設ける ことによる導電配線27の抵抗の増加は生しない。ま た。こつの後退領域30ヵおよび300を設けることに より、セルフレートコンククトに必要な領域においての み後退領域が設けられており、この後退領域30±およ びらりもの間の領域においてほこの導電配線27の線幅 は大くされており、線幅の拡大による効果が損なわれる のが防止される。この、セルプレート電圧Vですを伝達 する導電配線であたわいてでついの突出部できょおよび。 英 81か設けられているのは、多くのコンタクト乳32に より、接触抵抗の増大を行なうことなく低抵抗でかつ安 定にセルプレート電圧Vcpをセルプレート電極層に伝 達するためである。

【ロロ86】また、【46に示す配置において、導電配線 27か2つの後退領域30aおよび30bの間でセンス アンフ帯SB#方向に延在しているのは、セルフレート ノートに対するコンタクト孔っことピット線イコッイズ 用しつシンスクと導電配線とアとのコンタクトをしるた めのコンタクト孔27aとの距離を長くして、レイアウニ40。抗増大が生じるのを防止することができる。 上時にコンタクト乳のマージンを入さくし、また下層の。 セルプレート層と、コンタクト孔27日との接触を確実 に防止するためである。また、コンククト孔27日は各 ビット線対毎に設けられてもよく。所定数のビット線対 毎に設けられてもよい。

【0087】図6において、セルブレート電圧V。pを 伝達する導電配線28の突出部分28mおよび285に おいては、その線幅は、部分35において段階的に広っ されている。この突出部分28ヵおよび285における 部分ううにより、写真製版時におけるハレーションによーの。(A)において、メインワード線MWLとなる導電配線

り線幅の細くなるのを防止することを図る。以下、この ハレーションの問題について説明する

【0088】図9は、この発明の実施の形態2の半導体 記憶装置の製造工程における断面構造を概略的に示す図。 である「図りにおいて」層間絶縁膜すら上に第1層アル ミニウム配線層(1A1) 5 0 が形成される。この第1 層アルミニウム配線層50上に、レジストラコが形成さ れる。このレジストに対し、所定のパターン形状を有す。 るマスクライを介して光が照射される。レジストラコ は、露光部分が現像液に溶解するボジ型レジストであ る。「羽6に示すように、突出部分28ヵおよび285の 行方向についての端部においては、列方向に沿って導電 配線と7および28が対向してかつ延在して配置され る。したがって、この段差部分の領域においては、図9 に示すようにマスクラ4の間が広い範囲にわたって空隙 状態となり、この段差部分においてマスクライを介して 光が入射する。平坦部においては、光は垂直に入射し、 乱反射は生じない。しかしながら、このマスクラ4を介 して印加される光は、段差部において乱反射し、レジス トラピのセルプレート電圧Vcpを伝達する導電配線2 8に対応する部分うじゅが、反射光により、必要以上に 露光される。したがって、このレジストラビの領域ラビ aの現像後の列方向における幅が、マスクラ4により設 定される幅よりも小さくなる。第1層アルミニウム配線 層うロのパターニングは、この現像後のレジストをマス クとしてエッチングすることにより行なわれる。

【0089】したがって、図10に示すように、セルブ レート電圧Viopを伝達する導電配線38上のレジスト の領域52点が、破線で示す実際のマスクパターンより も過剰に除去された場合、この停電配線と8の線幅が細 くなる。他の平坦領域においては、レジストラ2は、マ スクパターンに従ってパターニングされており、第1層 アルミニウム配線層50は、正常にパターニングされ る。したがって、このパターニング時の露光異常により 線幅が細くなるのを防止するために、突出領域28 a お よびコ8bの部分35を段階的にその幅を広くする。こ れにより、たとえ露光時においてハレーションにより露 光異常が生む、線幅が細くなっても、線幅は近く設定さ れており、この部分における断線または細線化による抵

【ロさっり】導電配線28の他の線幅の細い部分におい ては、その近傍にまで。ヒット線イコライズ指示信号が BLF Qを伝達する導電配線 28が配置されており、露 光光の通過領域は十分狭くされており、またその配置領 域は、ほぼ平坦であり露光光のパレーションによるパタ ニング異常は生じず、マスクパターンどおりのパター エレグを行なうことができる。

【0091】図11(A)は、図6に示す線6A 6A に沿った断面構造を概略的に示す例である。[41.1]

10 a および10 b それぞれに対し 4本のサブロード 線SWLが配置される。これらのサブワード線SWL。 は、等間隔で配置される。ビット線イコライズ指示信号 ⇒BLEQを伝達する導電配線27は、メモリアレイ領 域とセンスアップ帯の領域に配置されており、その段差 部を覆っように配置される。セルフレート電圧Vopを 伝達する導電配線28は、このセンスアンプ帯における 下坦部に形成される。この領域においては、導電配線1 りょおよび10bは、ほぼ同じ幅およびスペースで配置 されている。

【0092】図11 (B) は、図6に示す線6B-6E に沿った断面構造を概略的に示す[引である] 図11 (B) において、メモリアレイ上の導電配線10 aおよ び10万は、福寄せされており、各導電配線10ヵおよ び10 b の幅およびスペースが小さくれている。しかし

ながら、サプロード線SWLは一何らその幅およびスペ ースは変更されていない。この領域においては、ビット 線イコライス指示信号はBLEのを伝達する導電配線? ラが、メモリアレイ上の部分にまで拡張して配置されて いる。セルブレート電圧Vopを伝達する導電配線 27 20 は、センスアンで帯における平坦部分に配置される。

【0093】図11(C)は、図6に示す線60~60 に沿った断面構造を概略的に示す[すである。この図11 (・)。に示す配置においても、導電配線10aおよび1 O.bは、幅寄せ構造を有しており、その幅およびスペー スがともに小さくされている。ビット線イコライズ指示 信号はDLEQを伝達する導電配線37は、後退領域3 () aを有しており、ほぼ くモリアレイおよびサブロート 線SWLと平面的に見て重なり合っように配置される。

一方、段差部にまて、セルフレート電圧 V c p を伝達す 30 る導電配線28が拡張される。この段差部において適当 な位置に、セルプレートコンタクトのためのコンククト 孔3日が形成される。この領域において、導電配線日8 が、図示しないセルフレート電極層と電気的に接続され る。コンタクト孔32は、メモリアレイ形成領域に十分 近い位置に配置されており、セルブレート電極層をこの コンタクト孔3とが突き抜けるのは確実に防止されてい 15

【ロロラ耳】図のに示す配置においては、導電配線とデ コンタクト孔コティを介してビット線イコライズ。フリ チャージトランジスクとコンタクトされる。しかしなが ら、Mード線杭打ち構造の様に、信号すBしE収を伝達 する配線を2層構造とし、センスアンプ帯とワード線サ ブーコーダ帯との交差部で導電配線し7と下層信号配線 (トランシスタゲート・とのコンタクトがとられて、こ の図6に示すメモリアレイMAとセンスアンフ帯SFは との間の領域ではコンタクト孔27aが設けられない構 成であってもよい。この構成では、突出領域28ヵまま び28万は連結されて1つの突出領域とされてもよ。、 また突出領域28 aおよび28 b は設けられず、セルブ レート導電配線28は一定の幅で延在する様に配置され

【0095】11上のように、この発明の実施の形態2に 従えば。ビット線イコライズ指示信号を伝達する導電配 線は メインロード線の幅寄せ領域においてメモリアレ イ上に拡張するように構成しているため、このビット線 イコライズ指示信号を高速で伝達することができる。ま た。セルプレート電圧を伝達する導電配線を、このビデ 10 ト線イコライズ指示信号を伝達する導電配線に隣接して 配置しているため必要な領域(セルプレートコンタクト 領域ににおいて線幅を広くしてセルプレート電極ノード とコンタクトをとることができる。このセルブレートコ ンタクト領域において、ビット線イコライズ指示信号を 伝達する導電配線をほぼくモリアレイ上に配置させ、か つこのセルフレートコンタクト領域を十分メモリアレイ に近づけるように構成しているため、正確に、他配線の ためのコンタクトと同じて程でセルプレートコンタクト 用のコンタクト孔を形成することができ、製造工程を増 加させることなく確実にセルプレートコンタクトを形成 することができる。

【0096】また、セルプレート電圧を伝達する導電配 線を、その拡張領域において段階的に幅を広くしている。 ため、バターニング時において、露光光のパレーション による異常露光が生じても、確実に、必要最小限の線幅 を確保することができ、抵抗の増加または断線などを生 じることがなく、安定にセルプレート電圧Voreを伝達 することができる。

【0097】〔実施の形態3〕図12は、この発明の実 施力制態3に従う半導体記憶装置の要部の構成を概略的 に示す団である。国12においては、1つの列フロック CB#1に関連する部分の構成を示す。図12におい て、列ブロックCBコiは、列方向に整列して配置され るくモリアレイMAの〜MAmを含む。隣接するメモリ アレイの間に、センスアンで帯SB#1~DB#mが配 置され、メモリアレイMAOおよびMAmの外側に、そ れぞれセンスアンプ帯SB=OおよびSB#m-1が配 置される

【りり98】この例プロックにB#1においてメモリア は、メモリアレイMAとセンスアンフ帯SBコとの間で、40、レイMAロ〜MAmに共通に列選択線CSLロ〜CSL ェが配設される。これらの列選択線USL0~USLr は、マモリアレイMA O〜MAmの領域上において幅寄 せされる。図1日においては、列選択線CSLのおよび CSL1ならびに列選択線CSLaおよびCSLaが、 そのメモリアレイMAOトMAm上においてその一部。 が、メモリアレイの中央部(行方向についての中央部) 方向ペすらされる構成が一例として示される。センスア ンで帯SB#1~SB#m・1それぞれにおいては、1 〇ゲートが設けられている。したがって、これらのセン -50 - スアンブ帯SB#1丶SB#m・1においては、列選択 線CSL0×CSLrは「図示しないコラムデコーダの」 出力ヒッチと同じヒッチに配置される。

【0099】この列ブロックCB#iの行方向について の外側に、電源電圧VocまたはVssを伝達する電源 電圧線もりおよびも2が配置される。これらの電源電圧 線もりおよびも2は、メモリアレ〈MAOへMAni上の 領域において。列選択線が幅寄せされて空きが生じた領 域においてその幅が大くされる。したがって、これらの 電源電圧線60および62は、メモリアレイMAOトM Am上に拡張される部分を有する。電源電圧線60およ。10。 び62は、センスアンで帯SB#0~SB#m-1それ ぞれにおいて。センスアンプ電源電圧を伝達するセンス 電源線に接続される

【0100】図13は、センス電源線の配置の一例を示 す同である [図1 3においてほ、2つの行ブロックRB ニュおよびRBニュの部分の構成を概略的に示す。行づ ロックRBコーおよびRBコーの間にセンスアンで帯S B=1が配置され。このセンスアンプ帯SB=一におい てくモリアレイMAに対応してセンスアンで群SAGが 配置される。また、このセンスアンで帯SB#iにおい 20 て行方向にそってセンスアンフ群SAGに共通に電源電 圧Vocを伝達するセンス電源線も4aと、行方向に合。 って延在してセンスアンプ群SAGに接地電圧GNDを 伝達するセンス接地線もりょが配置される。行ブロック RBコリと国示しない行ブロックの間に設けられるセン スプンプ帯SB#kにおいても、行方向に沿ってセンス アンプ群SAGに共通に電源電圧Vららを伝達するセン ス電源線64bが配置される。

【0101】列方回において、サブワード線ドライバ配 置領域SDB=0~SDB=n・1それぞれにおいて、 列方向に沿って延在する電源電圧線もりa~600およ び電源電圧線624~624がそれぞれ配置される。サ プロード線ドライバ配置領域SDB#りにおいては、接 地電圧GNDを伝達する電源電圧線もりaが配置され、 センスアンプ帯SBエ子においてこの電源電圧線60年 とセンス接地線もちaとがコンタクト孔も7を介して電 気的に接続される。サブロート線ドライバ配置領域SD B#1においては、互いに平行に電源電圧Vc を伝達 する電源電圧線もじaおよびもりりが配置される。これ らの電源電圧線もじゅおよびもりもは、センスアンフ帯 40 SB#丁およびSB=Lにおいてそれぞれセンス電源線 64 aおよび64 bとコンタクト孔67を介して電気的 に接続される。

【ロ102】サブロー下線ドライバ配置領域SB#2に おいては、接地電圧GNDを伝達する電源電圧線626 が配置される。この電源電圧線625は、センスアンプ 帯SB#」においてコンククト孔も7を介してセンス接 |地線6-6-4と電気的に接続される||サブワード線ドライ バ配置領域SB#nにおいては、電源電圧Vccを伝達 24

Outi コンタクト孔も7を介してセンフアンで帯SE # 〕およびSB # k それぞれにおいてセンス電源線64 aおよび64bと電気的に接続される。サブワード線ド ライバ配置領域SDB#n・1においては接地電圧GN Dを伝達する電源電圧線62mが配置される。この電源 電圧線ら2mは、コンタクト孔67を介してセンスアン で帯SBコ」においてセンス接地線もnaと電気的に接 続される。

【0103】これらの電源電圧線60a~60uおよび 6.2a~6.2nは、それそれ、メモリアレイMA領域上 にまで拡張された部分を有しており。その幅が広くされ ている。センスアンプ群SAGに平行に配設されるセン ス電源線64mおよび64bおよび接地線65mが、そ の線幅が比較的狭くされている場合においても、これに の電源電圧線らりょ~60mおよび62a~62gと電 気的に接続されることにより、これらのセンス電源線の 4aおよび64bならびにセンス接地線66aの抵抗が、 等価的に小さくされ、安定にセンスアンフ群SAGに対 しセンスアンプの動作電源電圧V c o およびはNDを伝 達することができる。特に、センス電源線も1aおよび 64 bならびにセンス接地線66 aは、2メモリアレイ ごとに、接地電圧GNDおよび電源電圧Vととを受けて おり、これらのセンス電源線61aおよび64bならひ にセンス接地線66aの配線抵抗による電圧変動は抑制 され、各センスアンプに同じ大きさの電圧を伝達するこ とができ、センス動作時においても。センス電流による。 センス電源電圧の変動は少なく、安定にセンス動作を行 なうことができる。

【0104】なお、この図13に示す配置において、1 30 CADメモリアレイMAの両側に、接地電圧GNDを伝達 する電源電圧線のロ(のりa~のりu)と他方側に電源 電圧Vccを伝達する電源電圧線62(623~62) u)が配置されている。しかしながら、この1つのサブ ワード線ドライバ配置領域SDB#において接地電圧G NDと電源電圧Vccを伝達する電源電圧線がともに配 置されてもよい。

【①105】[7]13に示す構成の場合、センス電源線6 4回およびセンス接地線らら回は、適当な数のメモリア レイ里位で切り離されてもよい。すなわち所定数のセン スアンプ群SAGごとにセンス電源線が配置されてもよ い。この場合においても、列方回に沿って延在して配置 される電源電圧線により、安定に電源電圧Vccおよび 接地電圧GNDが伝達されるため、安定にセンス動作を 行なりことができる。

【0106】また、これらの電源電圧線604~60年 **ままびら2as62mは第2層配線層に形成されてお** リーメモリアレイMAの最上層の配線層であるメインワ ード線は第1層アルミニウム配線層であり、それより上 層に形成されており、それらのメインワード線MWLに する電源電圧線60mが配置される。この電源電圧線6~50~対し何ら悪影響を及ぼすことなくメモリマット上にわた

26

って延在して電源電圧線を配置することができる 【0107】さらに、これらの電源電圧線も01~60 申および62a~62uは、メモリマットを取囲むよう に配置される電源電圧線および接地電圧線に接続され、いわゆる「メッシュドシェイフ電源配置」が構成される。本金明は、この、メッシュ状。に電源電圧線をアレイメモリマット上にわたって延在して配置されるのを特徴とするのでなく。列選択線を幅寄せして、メモリアレイ上に空き領域を形成し、その領域に電源電圧線を拡張させることにより、メモリマット上に延在し配置される。10電源電圧線の抵抗を低下することを特徴とする

【0108】なお、この図12および図13に示す構成においては、例選択線が、メモリアレイMAの行方向についての中央領域側に福寄せされて、電源電圧線がメモリアレイ上に拡張されている。しかしなから、図14に示すように、この例選択線の福寄せ方向をサブワード線ドライバ配置領域方向とし、メモリアレイMA上に電源電圧線の配置し、メモリアレイMA上領域においてこの電源電圧線の掲が広くされる構成が用いられてもよい【0109】なお、図14においては、列選択線でSL。20の間に電源電圧線68が配置される。通常、列選択線でSLは、複数のビット線対ごとに1つ配置されることが多く、十分余裕を持って、これらの列選択線でSLの間に電源電圧線68を配置することができる

【0110】以上のように、この発明の実施の形態うに 従えば、列選択線を福富せし、メモリアレイ上に空き領域を形成し、この空き領域において電源電圧線の幅を拡 張しているため、電源電圧線を低抵抗とすることができ、安定に電源電圧をセンスアンプへ伝達することができる。

【0111】[実施の形態4][図15は この発明の実 施の形態4に従う半導体記憶装置の要部の構成を概略的 に示す図である。図15においては、半導体基板領域で **り上に、第1層ポリシリコン層で形成されるゲート電極** 層72が配置される。このゲート電極層72は、ワード 線WLとして用いられ、このゲート電板層ではには、行 方向に整列して配置されるメモリセルのアクセストラン **ジスタが接続される。このゲート電極層72上にこのゲ** ート電極層72と平行に低抵抗の第1層アルミニウム配 線層で形成される低抵抗導電層で4が形成される。この 40 低抵抗導電層ア4とゲート電極層72は、所定の間隔 で、低抵抗の導電材料でもにより電気的に接続される。 これにより。ゲート電極層フロの抵抗を等価的に低減す る。この導電層74とゲート電極層72とが電気的に接 続される領域は、通常ワード線シャント領域と呼ばれ る。このワード線シャント領域においてはメモリセルは 配置されない。

【 0 1 1 2 】 [4] らは、このワート線シャント領域を備えるメモリマットの構成を概略的に示す[4である。 [4] 6において、行方向に整列して配置されるメモリアレイ 50

MAを示す。列方向においてもこのメモリアレイの配置 が繰返される。行方向に整列して配置されるメモリアレ イMAに共通に行方向に沿ってワード線78が配置され る。このワード線78は、図15に示すゲート電極層7 2と低抵抗の導電層74を含む。これらは、行方何にお いて隣接するメモリアレイの間の領域すなわち。ワード 線シャント領域でのにおいてコンタクト孔ででを介して 電気的に接続される。このワード線シャント領域79に おいてはメモリセルは存在しない。この低抵抗導電層で 4と、ゲート電極層アコとはワード線シャント領域アウ においてコンタクト孔ファを介して電気的に接続される だけであり、ワード線シャント領域において平面レイア ウトにおいてそれらの位置が重なりあっていればよい。 したがって、この低抵抗導電層74を、メモリアレイM A上において破線で示すように、列方向に下層のゲート 電極層のレイアウトに影響を及ぼすことなくずらせるこ とができる。したがって、このようなワード線シャント 構造を有するワート線においても、先の実施の刑態1か ら3の構成と同様の幅寄せ構造を実現して、所望の信号 電源電圧線の幅を拡張することができる。すなわち、 実施の形態1から3において、サブワード線デコーダ配 置領域をワート線シャント領域に置換えれば同様の効果 を得ることができる。

【 0 1 1 5 】以上のように、この発明の実施の形態4 に 従えば、ワート線杭打ち構造のワード線においても「ロード線抵抗低下用の低抵抗導電層を幅寄せ構造としているため、容易に必要な配線の幅を拡張することができる。

【0114】」他の適用例]上述の説明において、メイ ンワード線およびサブワード線の階層ワード線構成にお いてスインワード線は選択時日レベルへ駆動されてい る。しかしながら、このサプロード線ドライバの構成を 変更することにより、メインワード線は、選択時しレベ ルへ駆動される構成が用いられてもよい。また、上述の 実施の邪態 1 においてはシェアードセンスアンプ構成の センスアンプ群が示されているが、これは、交互配置型 シェアードセンスアンフ構成であってもよく、単純なシ ェアードセンスアンで構成であってもよい。また。セン スプンプ帯の列方向についての一方側においてヒット線 イコライズ指示信号を伝達する信号配線の幅が太くさ。 れ、他方側において、センス電源電圧を伝達する配線の 幅が大くされる構成が用いられてもよい。この場合、国 13に示す電源電圧線が電源電圧Vで、または接地電圧 GNDの一方のみを伝達するとともに、センスアンプ帯 において、メインワート線。低抵抗導電層の幅寄せによ り幅広くされたセンス電源線をと異なるセンス電源線へ センス電源電圧をセンス電源電圧線から伝達する構成が、 用いられてもよい。

#### [0115]

① 【発明の効果】以上のように、この発明に従えば、列選

2.8

択線または行選択線を幅寄せ構造としてメモリアレイ上 に控き領域を形成しているため、メモリアレイ面積また はセンスアンプ帯面積を増加させることなく。必要な配 線の幅を大くすることができ。安定に所望の信号。電圧 を高速かつ安定に伝達することができる。

【0116】すなわち、請求項1に係る発明に従えば、 メモリセル上の行選択線を幅寄せしてメモリアレイ上に 空き領域を形成し、この領域にメモリセル行選択動作に 関連する信号。電圧を伝達する信号配線を拡張して配置 しているため、アレイ面積を増加させることなく信号配 10 線幅を広くして、信号配線の抵抗を低くし、これによ

り、高速かつ安定に信号。電圧を伝達することのできる 信号配線を実現することができる

【0117】請求項2に係る発明に従えば、信号配線 が、メモリアレイ上において配置されているため、容易 に、所望の幅を有する信号配線をアレイの面積を増加さ せることなく実現することができる。

【0118】請求項3に係る発明に従えば、マモリセル キャバシクのセルブレートノードへ所定の電圧を伝達す る電圧線を、信号配線に関して行選択線と対向するよう。20。 に配置しているため、セルフレートコンタクト位置を、 プロセスにとって都合の位置に配置することができる。

【0119】請求項4に係る発明に従えば、信号配線 は、その幅が広くされ部分においてアレイ方向に向かっ て後退する領域を形成し、この領域にセルブレート線を 突出させているため、プロセスにとって都合のいい位置 にセルプレートコングクトを設けることができる。

【0120】請求項5に係る発明に従えば。この篊出領 域のメモリアレイに近接する部分にセルプレートコンタ クトが設けられるため。セルブレートコンタクトがセルー 30% プレート電極層を突き抜けるのを防止することができ

【0121】請求項6に係る発明に従えば、この突出部 分は段階的に幅が広くされているため、パターニング時 における露光光のパレーションによるパターニング異常 により 配線幅が狭くなり。高抵抗化または配線が断線 するのを防止することができる

【0122】請求項フに係る発明に従こば、信号配線上 に、ヒット線イコライス指示信号を伝達するように構成。 しているため、高速でビット線イコライズ指示信号を伝:40。 達することができ、速いタイミングでメモリセル行選択 動作を開始することができる

【0123】請求項8に係る発明に従えば、ワート線 は、ワード線シャント構造を有しており、この領域にお いては、行選択線は福寄せされていないため、ワード線 杭打ち部に対する何ら悪影響を及ぼすことなく。 行選択 線の幅寄せを行なうことができる。

【0124】請求項りに係る発明に従えば。ワード線を 階層構造としており メモリアレイ外部にワード線ドラ イバが設けられており、この領域においては「行選択線」50 構造の平面レイアウトを概略的に示す図である。

の幅寄せが行なわれていないため、各行選択線を対応の サブロード線ドライバに接続することができ、サブワー 下線ドライバに対するピッチに対する悪影響を及ぼすこ となく行選択線の幅寄せを行なうことができる。

【ロ12月】請求項10に係る発明に従えば、列選択線 を幅寄せして。空いた領域に電圧伝達線の幅を拡張して 配置するように構成しているため、アレイ面積を増加さ せることなく、電源電圧線を低抵抗化して安定に電源電 圧を伝達することができる

【0126】請求項11に係る発明に従えば、この電源 電圧線にセンスアンプ動作電源電圧を伝達しているた め、センスアンプの電源強化を実現することができ、正 確にセンス動作を行なうことができる

【国面の簡単な説明】

【【図1】 この発明に従う半導体記憶装置のアレイ部の 構成を概略的に示す図である。

【図2】 図1に示すメモリアレイのセンスアンプ帯の 構成を概略的に示す例である

【【図3】 この発明の実施の形態1に従うメインワード 線の配置を概略的に示す図である。

【図4】 図3に示すメインワード線のレイアウトにお けるサブワード線とマインワート線との対応について概 略的に示す国である

【図5】 [33に示すアレイ部のセンスアンプ帯におけ る配線のレイアウトを概略的に示す図である。

【図6】 この発明の実施の形態でに従う半導体記憶装 置の要部の構成を概略的に示す団である

【図7】 この発明の実施の形態2において用いられる メモリセルの断面構造を概略的に示す国である。

【【【38】 【切りに示すセルブレートコノダクトの位置の 効果を説明するための図である。

【図9】 図6におけるセルプレート線の形状の効果を 説明するための国である。

【図10】 図らに示すセルフレート線の形状の作用効 果を説明するための国である。

【図11】 (A)は、図6に示す線6A-6Aに沿っ た断面構造を示し、(B)は、図6に示す線6B-6B (に沿った断面構造を示し、(C)は、[46に示す線60] - りしに治った断面構造を概略的に示す

【【引12】 この発明の実施の形態3に従う半導体記憶 装置のアレイ部の構成を概略的に示す倒てある.

【【図13】 この発明の実施の形態3におけるくモリア レイ部の電源線のレイアウトをより具体的に示す図であ

【図14】 この発明の実施の形態3の変更例の構成を 概略的に示す図である

【図15】 これ発明の実施の形態4に従う半導体記憶 装置のワード線構造を概略的に示す図である

【図16】 この発明の実施の形態4におけるワード線

29 【図17】 従来の半導体記憶装置の全体の構成を概略 的に示す図である

【図18】 図17に示す半導体記憶装置のサブワード 線ドライバの構成の一例を概略的に示す図である

【図19】 (A)は、図17に示す半導体記憶装置の アレイ部の構成を具体的に示し、(B)は、(A)に示 す構成の動作を示す信号波形図である

【図20】 従来の半導体記憶装置における平面レイアウトを概略的に示す図である

【図21】 図20の線20A 20Aに沿った断面構 10 造を概略的に示す図である。

【図22】 従来の半導体記憶装置のセンスアンプの構成を概略的に示す図である


#### 【符号の説明】

MA メモリアレイ、MWL メインワード線、SWL サブワード線、3iビット線イコライズ フリチャー


ジ回路、4: センスアンプ、1 メモリマット、10 a、10b 導電配線、SWLa、SWLd サブワード線、MWLa、MWLb メインワード線、15 空き領域(福寄せ領域)、20a、20b 導電配線、27 ビット線イコライズ指示信号伝達用導電配線、27 コンタクト孔、28 セルブレート 28 セルブレート 30 a、30 b 後退領域、32 セルブレートコンタクト孔、35 幅広部分、44a、44b ストレージノード電極層、45 セルプレート電極層、60、62 電源電圧線、CSL0~CSLr 列選択線、60a~60u、62 a~62u 電源電圧線、64a、64b センス電源線、66a センス接地線、67 コンタクト孔 68 電源電圧線、CSL 列選択線、72 ゲート電極層、74 低抵抗導電層、76 杭打ち用導電材料、7

3.0

【図1】




【図3】





【図2】


7 コンタクト孔。




【図4】









【图19】

